如乐网站网站建设的摘要

如乐网站,网站建设的摘要,视频网站如何赚钱,中国建筑app免费下载插播#xff1a;2025年马上就结束啦#xff0c;今天更新一篇#xff0c;预计12/17号再更新一篇#xff08;给自己立flag#xff09;#xff0c;然后2025年就休假咯~2026年继续努力码文章#xff0c;如果有任何问题#xff0c;欢迎大家评论区评论#xff0c;交流。2.4.…插播2025年马上就结束啦今天更新一篇预计12/17号再更新一篇给自己立flag然后2025年就休假咯~2026年继续努力码文章如果有任何问题欢迎大家评论区评论交流。2.4.4 Write Burst Chunk and Order上一篇介绍了Read Burst在数据传输过程中如何分块Chunk以及这些Chunk的Order这一节讲的是Write Burst的Chunk和Order我们来看看有什么不同。2.4.4.1 Write Data and Meta DataWrite data burst assigned the same as Read operation. Write meta data includes Link Protection and system Meta.写入数据的Burst分配方式与读操作一致也是采用burst - chunk切分策略包括chunk大小序号标记等都一致。这样做的目的是保持数据面的一致性简化发送端/接收端的设计。可以理解为驱动/控制逻辑只实现“一套流水线”读/写都走同样的数据chunk与order路径差别主要在数据请求类型写是把数据推过去读是请求后再收回数据和meta data上。例如上层产生一个写256Byte的burst。- Chunk按照与读相同的规则例如每32B一个chunk那么一共8个chunk。- Metadata在每个chunk或在burst的头尾/聚合处携带链路保护字段如CRCorder。- Order按既定的order发送这些chunk写与读一致的order- 错误处理若链路保护检测出错误例如CRC失败出发重传/回放机制。2.4.4.2 Write Burst Chunk and SequenceLPDDR6 SDRAM supports 32byte (BL24) and 64byte (BL48) chunk.Details are shown below.LP6 Write的Burst Chunk大小规定和顺序与Read一致如上述。2.4.4.2.1 Write BL24 Operation: 32byte AccessLPDDR6 Write burst chunk is defined 32byte data, Enhanced Data bus Inversion flag and Metadata mapped to 24beats as unit. There is no write burst start address selectable with in 24beats access. lt means that LPDDR6 Write BL24 operation supports only fixed burst order. Write data input scheme is the same as Read operation.Write burst chunk 32byte除此之外chunk还包括- Enhanced Data bus InversionEDBI标记位数据总线反相的增强版标记用于降低功耗/噪声写入方向需要由控制器生成并随数据传输- Meta Data伴随数据的控制/描述性信息。这些内容32byte数据EDBI标记metadata在物理链路上以“24个beat”为一个单位映射。简单说就是控制器准备一个32B的chunk并为其计算/附带EDBI标记与Meta字段随后在DQ上用24个连续的beat发出去。与读burst一样在这24个beat的访问窗口内不能选择“写突发的起始位置/起始拍”必须从固定的起点 beat 0 开始并按照顺序走到 beat 23.这里补充一个内容不知道大家还记不记得之前有简单介绍过DBI那么这里的enhanced DBI和普通DBI有什么联系和区别呢首先两者的核心目的相同就是减少同时翻转的位数与平均切换次数降低功耗噪声EMI改善眼图/时序裕量。基本机制都是当满足某一“反相更优”条件时把数据做按位取反并告诉接收端“本次数据是反相后的”以便接收端还原。两者的关键差异在于颗粒度不同DBI多为每字节或每半字节组且每个beat都可独立决定是否反相而EDBI是以一个固定写突发单元BL2424 beat作为映射单元是面向一个完整的chunk。DBI常见为专用/复用的pin而EDBI是随某次burst的meta data内嵌到24beat的序列中不依赖额外独立pin脚。LP6中这样设计的原因有如下三点1. 更大的决策范围如果反相决策在更大的粒度如整个32B的chunk/24个beat上做优化可以同时考虑位密度和拍间切换模式从而在峰值同时翻转SSO和平均功耗上取得更好的整体折衷。2. 带内携带减少pin脚压力把EDBI标志位与Meta内嵌在24beat的mapping中避免额外的pin - 即减少复用复杂度对超高速LP6的pin预算和信号完整性更加友好。3. 与固定顺序的协同固定的BL24顺序使得接收端可以确定性地在正确拍位上取出/还原EDBI与Meta再做数据还原简化PHY的重组状态机。2.4.4.2.2 Write Operation: 64byte AccessLPDDR6 Write burst chunk is defined 64byte data, Enhanced Data bus lnversion flag and Metadata mapped to each 24beats as unit. Write 64byte command support only fixed Write burst sequence. When Data Rate is equal or less than 6400Mbps (≤6400Mbps), LPDDR6 supports gapless 64byte. When data rate is higher than 6400Mbps (6400Mbps), LPDDR6 supports interleaved 64byte access with 24beat gap. Write data input scheme is the same as Read operation too.与Read burst相同Write burst也是当chunk size是64byte时64B的burst会被拆成两个BL24的子单元每个子单元24个beat每个子单元也是有各自对应的EDBIMetadata随数据一起传输。这样做便于在物理上统一处理每24个beat是一个完整“帧”样的单位也便于校验与时序对齐。同样的每个子单元内beat顺序固定且两个BL24子单元之间的先后关系也总是第一段在前第二段在后。也是和Read burst一样是有速率门槛当速率不高于6400Mbps时两个子单元之间gapless没有interleaved当速度大于6400Mbps时两个子单元之间必须插入一个24beat的gap这个gap可以是空闲idle/保留周期或者用于插入其他访问/链路层必要控制或者跟Read burst一样也可以是其他BG的事务但需注意同一条64B命令内部不能换BG但是规范允许的interleave前提下gap是可以插入其他BG的事务。2.4.5 Burst Sequence这一节直接用三张图给出读/写BL48时48个beat的顺序以及每个beat每个DQ的内容。这里细心的小伙伴发现正如我们前面说明的在read时前两张图通过C00或者1来决定两个子单元在总线上出现的顺序与映射。C是column bitC00表示起始列地址的最低位等于0也就是偶数列起点器件会先输出“前半个子单元”即beat0开始C01表示起始列地址的最低位为1也就是奇数列起点器件会先输出“后半个子单元”即beat24开始。而Write却没有这个顺序的选择而是固定下来的因为前面规定明确“fixed write burst sequence”也就是同一条写命令的两个子单元顺序固定先第一个再第二个不因C0的奇偶而交换顺序。至此第二章Overview终于结束即将进入第三章WCK Clocking努力本周三先开个头~。