三相SiC无桥图腾柱PFC/逆变一体平台设计

1. 项目概述

三相双向SiC无桥图腾柱逆变器/PFC开发板是一个面向电力电子高级应用的全功能交直流双向变换实验平台。该系统支持两种核心工作模式：正向AC-DC功率因数校正（PFC）运行与反向DC-AC逆变运行，覆盖从电网侧能量吸收、母线电压稳定到直流源回馈电网的完整能量流闭环。其设计目标并非单一功能验证，而是构建一个可复现工业级拓扑行为、具备真实保护逻辑与高精度闭环控制能力的教学与研究载体。

本平台采用三相四线制输入架构，兼容单相接入测试，额定交流输入电压为110 Vrms（线电压），适用于实验室安全电压等级下的深度原理验证。系统主功率路径基于碳化硅（SiC）MOSFET器件构建无桥图腾柱（Bridgeless Totem-Pole）整流结构，摒弃传统二极管整流桥带来的导通损耗，显著提升中高负载区效率；同时在逆变方向实现同等拓扑的双向能量流动能力。该结构对驱动时序、死区控制、零电流检测及EMI抑制提出严苛要求，恰为学习者理解宽禁带器件动态特性与先进控制策略提供了理想物理对象。

平台硬件划分为四个功能层级：控制板（MCU主控与信号调理）、半桥驱动板（SiC栅极驱动与隔离供电）、底板（功率母线、LCL滤波、采样前端）以及外置LCL滤波器与继电器模块。各层级间通过刚性连接器与屏蔽线缆实现电气隔离与信号完整性保障。软件层面基于STM32G4系列高性能MCU，依托HRTIM（High Resolution Timer）与多ADC协同触发机制，实现微秒级同步采样与PWM更新，支撑数字PFC与逆变双环控制算法实时执行。

需特别强调的是，本设计定位为高压电力电子原理验证平台，非商用成品设备。所有电路均存在危险电压节点（最高母线电压可达±180 Vdc），操作者必须具备高压电路安全作业资质与经验，并严格遵循隔离测量、上电前信号预检、低压开环调试等工程规范。文中后续章节将围绕该平台的拓扑原理、硬件实现细节、关键设计约束及软件控制架构展开系统性阐述，旨在为读者提供可复现、可分析、可演进的技术参考。

2. 拓扑结构与工作原理

2.1 无桥图腾柱拓扑的双向特性

本平台的核心创新在于采用同一套SiC功率开关网络，通过控制逻辑切换实现AC-DC与DC-AC两种能量流向。其主电路拓扑为三相无桥图腾柱结构，每相由两个SiC MOSFET（高侧GH、低侧GL）与一个双向导通的SiC肖特基二极管（D_H、D_L）构成，如图1所示（注：此处为文字描述，实际原理图见原始资料）。该结构取消了传统三相整流桥中的六个工频二极管，仅保留三个桥臂，每个桥臂包含上下两只SiC开关管。

在PFC整流模式下，控制器依据电网电压瞬时值与相位，动态调节GH/GL的导通占空比，使输入电流波形精确跟踪正弦电压波形，实现单位功率因数。此时，高侧开关管GH工作于高频PWM状态，低侧开关管GL工作于工频互补状态——当电网电压为正半周时，GL持续导通，GH高频斩波；当电网电压为负半周时，GH持续关断，GL高频斩波。该调制策略称为“临界导通模式”（CRM）或“不连续导通模式”（DCM）的变体，可有效规避体二极管反向恢复损耗，充分发挥SiC器件零反向恢复特性。

在逆变模式下，控制逻辑反转：GH与GL均工作于高频PWM状态，采用空间矢量调制（SVPWM）或正弦脉宽调制（SPWM）生成三相正弦输出电压。此时，直流母线作为能量源，经由SiC开关管向电网馈入有功与无功功率。值得注意的是，由于图腾柱结构天然具备双向导通能力，无需额外增加反并联二极管，即可实现能量从直流侧向交流侧的无缝回馈，这为储能系统、电动汽车V2G（Vehicle-to-Grid）等应用场景提供了硬件基础。

2.2 LCL滤波器的设计考量

为抑制SiC器件高频开关产生的共模与差模谐波电流，系统采用LCL型滤波器。其结构由网侧电感L1、滤波电容Cf与逆变器侧电感L2串联组成。相较于单电感L滤波，LCL在相同谐波衰减效果下，总电感量更小，有利于减小体积与铜损；但其引入了谐振峰，需进行主动阻尼设计。

根据原始资料实测参数：网侧电感L1采用080-125铁硅铝磁环绕制，线径1.0 mm，电感值100 μH，额定电流10 A；滤波电容Cf选用X2安规电容，耐压275 VAC，容量2.2 μF；逆变器侧电感L2源自华为3 kW通信电源拆机件，实测电感值约500 μH。该参数组合对应谐振频率约为：

$$ f_r = \frac{1}{2\pi\sqrt{(L_1 + L_2) \cdot C_f}} \approx \frac{1}{2\pi\sqrt{(100+500)\times10^{-6} \cdot 2.2\times10^{-6}}} \approx 9.3 \text{kHz} $$

而系统PWM载波频率为42.525 kHz，谐振频率位于载波频率的1/4~1/5区间，符合工程上“谐振频率应低于载波频率1/3”的设计准则，为数字陷波器或有源阻尼留出足够控制带宽。电容Cf的X2等级确保其满足IEC60384-14标准，具备抗脉冲电压与长期可靠性，是EMI滤波器安全合规的关键元件。

2.3 SiC驱动与隔离供电架构

SiC MOSFET的栅极阈值电压（Vth）较低（典型值2.5~4 V），且米勒平台平坦，对驱动电压精度、上升/下降时间及抗干扰能力要求极高。本平台采用专用SiC栅极驱动芯片（型号未明示，但依据24 V驱动需求推断为类似Silicon Labs Si827x或TI UCC5350系列），其输出峰值电流达±4 A，传播延迟<100 ns，具备独立高低侧供电、米勒钳位、欠压锁定（UVLO）及故障反馈功能。

驱动电路设计中明确指出：“使用SiC驱动需要24 V，原理图标注的12 V是错误的”。此为关键工程约束——12 V驱动电压无法提供足够的栅极过驱动裕量，易导致SiC管在高温下误开通；24 V驱动则确保在Vgs=20 V（典型推荐值）下仍有4 V裕量，兼顾开关速度与可靠性。同时，“米勒钳位电路建议焊接”，即在驱动芯片输出端与SiC源极间接入快速二极管，当漏源极dV/dt过高时，钳位电容放电路径，防止寄生电容耦合引发的误开通。

整个驱动域的供电采用隔离DC-DC方案。底板集成隔离电源模块，为六路驱动芯片提供彼此独立的24 V浮地电源，彻底切断功率地与控制地间的噪声耦合路径。该设计是保证多相系统中各桥臂驱动信号时序一致性与抗扰性的物理基础。

3. 硬件设计详解

3.1 控制板：STM32G4主控与基准系统

控制板以STM32G474RET6为核心，该MCU集成HRTIM、双精度ADC、硬件数学加速器（CORDIC、FMAC）及丰富模拟外设，专为数字电源控制优化。其关键外围电路包括：

• 时钟系统：外部8 MHz晶振经PLL倍频至170 MHz主频，HRTIM时钟源为170 MHz，确保42.525 kHz PWM频率下计数器分辨率达25 ns。
• 基准电压：内部2.9 V基准（VREFINT）经外部缓冲放大后输出，作为ADC采样的精密参考。实测Vref引脚输出2900 mV，精度直接影响所有电压/电流采样绝对误差。
• 复位与供电：采用专用复位芯片（如MAX809）监控3.3 V主电源，确保上电/掉电过程可靠复位；LDO选用低噪声、高PSRR器件（如ADP1740），为模拟电路提供纯净电源。

3.2 半桥驱动板：信号隔离与驱动强化

半桥板承载六路SiC驱动信号，其设计核心是信号链的完整性与鲁棒性：

• 数字隔离：MCU GPIO输出的PWM信号经高速数字隔离器（如Si866x或ISO776x）传输至驱动芯片输入端，隔离电压≥3.75 kVrms，共模瞬态抗扰度（CMTI）>75 kV/μs，抵御功率回路开关噪声侵扰。
• PCB布局：驱动信号走线严格等长、包地处理，避免串扰；驱动芯片电源引脚就近放置100 nF陶瓷电容与10 μF钽电容，抑制高频纹波。
• 丝印纠错：“GH/GL标注丝印是反的”表明PCB制版时存在顶层标识错误，需通过飞线物理修正驱动信号与对应MOSFET的连接关系。此为硬件调试首要步骤，否则将导致桥臂直通短路。

3.3 底板：采样前端与隔离供电

底板是连接功率域与数字域的“神经中枢”，其设计难点在于高精度、高隔离度、低偏移的模拟信号采集：

• 电压采样：电网相电压与母线电压经高阻分压网络（如1 MΩ:10 kΩ）衰减后，送入隔离运放（如AMC1301或SI8920）。原始资料指出：“TL432偏压基准（请修改分压电阻，原理图不准确）1450 mV”，说明参考电压设定存在偏差，需调整分压比使基准稳定在1.45 V，作为运放零点校准依据。
• 电流采样：相电流采用隔离式电流传感器（如ACS724LLCTR），母线电流采用分流器（Shunt Resistor）配合隔离运放。分流器方案成本低、带宽高，但需精密四线制布线与Kelvin连接，消除引线电阻影响。
• 直流偏移BUG：“0输入条件下，由于隔离运放输入偏置电流影响高阻抗的分压电阻网络，导致输出电压整体有个向上的偏移约几百mV”。此为典型高阻网络设计缺陷——当分压电阻达兆欧级时，运放输入偏置电流（nA级）在电阻上产生mV级压降。解决方案包括：降低分压电阻阻值（牺牲功耗）、选用超低偏置电流运放（如LMP7721）、或在软件中实施零点校准（原始资料已明确建议）。

3.4 功率母线与安全设计

• 母线电容：采用低ESR、高纹波电流的薄膜电容（如WIMA FKP2系列）与电解电容并联，兼顾高频滤波与低频储能。母线电压检测点直接取自电容两端，避免PCB走线压降引入误差。
• 安全间距：依据IEC61000-4-5标准，交流输入端子与直流母线之间、高压与低压区域之间，PCB爬电距离≥5 mm，电气间隙≥3 mm。继电器触点间距亦按此标准选型。
• 热管理：SiC器件结温限制为175 °C，实测750 W运行10分钟温升≤60 °C（室温27 °C），表明散热器选型（如CNC加工铝散热片）与风道设计满足稳态热需求。

4. 软件架构与控制实现

4.1 实时控制内核：HRTIM-ADC协同触发

软件架构以“确定性实时性”为第一原则，摒弃通用操作系统，采用裸机中断驱动模型。核心控制周期由HRTIM定时器精确锁定在42.525 kHz，其触发事件链如下：

1. HRTIM ADC Trigger 2 → 同步启动ADC1（相电流）与ADC2（相电压）的注入组转换；
2. ADC1/2注入组转换完成 → 触发ADC1_2_IRQn中断；
3. 中断服务程序（ISR）内执行：电流环PI计算、电压环PI计算、SVPWM矢量合成、PWM寄存器更新。

此流程确保从采样到PWM更新的全程延迟恒定且最小化。原始资料指出：“LAB7中，中断CPU时间约为75%”，表明控制算法已高度优化，留有25%余量用于故障处理与通信。

4.2 ADC资源分配与采样策略

ADC资源配置体现分层采样思想，兼顾精度、带宽与资源占用：

其中，相电流与相电压采用同步采样（Simultaneous Sampling），即在同一HRTIM触发沿下，ADC1与ADC2同时启动转换，消除因采样时刻差异导致的功率计算相位误差。母线电流/电压启用4倍超采样，通过过采样+数字滤波，将12位ADC有效分辨率提升至14位，满足±0.5%精度要求。

4.3 故障保护机制

保护系统采用“硬件优先、软件兜底”双保险策略：

• 硬件关断：OC_AC（交流过流）、GATE_F（驱动故障）、OV_DC（直流过压）、OC_DC（直流过流）四路故障信号经施密特触发器整形后，直接接入HRTIM的FLT（Fault）引脚。一旦任一故障发生，HRTIM硬件立即封锁所有PWM输出，响应时间<100 ns，不依赖CPU干预。
• 软件校验：在ADC1_2_IRQn中，对采样值进行范围检查，若持续N个周期超限，则置位软件故障标志，执行软关断并记录故障码。此为硬件保护的冗余备份，应对瞬态干扰误触发。

4.4 关键代码片段：中断服务程序框架

// ADC1_2_IRQn 中断服务程序（精简示意） void ADC1_2_IRQHandler(void) { // 1. 清除ADC1注入组转换完成标志 LL_ADC_ClearFlag_JEOC(ADC1); // 2. 读取同步采样数据（假设已DMA搬运至buffer） int32_t i_a = (int32_t)adc_current_buffer[0]; // A相电流 int32_t i_b = (int32_t)adc_current_buffer[1]; // B相电流 int32_t i_c = (int32_t)adc_current_buffer[2]; // C相电流 int32_t v_a = (int32_t)adc_voltage_buffer[0]; // A相电压 // 3. Clark变换：abc -> αβ float i_alpha = (2.0f*i_a - i_b - i_c) / 3.0f; float i_beta = (i_b - i_c) / SQRT3; // 4. Park变换：αβ -> dq（锁相环PLL获取θ） float i_d = i_alpha * cos_theta + i_beta * sin_theta; float i_q = -i_alpha * sin_theta + i_beta * cos_theta; // 5. 电流环PI调节（PFC模式下i_q_ref=0, i_d_ref由电压环输出） float v_d_out = PI_Controller(&pi_id, i_d_ref - i_d); float v_q_out = PI_Controller(&pi_iq, 0.0f - i_q); // 6. 反Park变换：dq -> αβ float v_alpha = v_d_out * cos_theta - v_q_out * sin_theta; float v_beta = v_d_out * sin_theta + v_q_out * cos_theta; // 7. SVPWM调制，更新HRTIM比较寄存器 SVPWM_Generate(v_alpha, v_beta, &cmp_a, &cmp_b, &cmp_c); LL_HRTIM_SetCompareValue(HRTIM1, PFC_PHASE_A_TIMER, LL_HRTIM_COMPAREUNIT_1, cmp_a); LL_HRTIM_SetCompareValue(HRTIM1, PFC_PHASE_B_TIMER, LL_HRTIM_COMPAREUNIT_1, cmp_b); LL_HRTIM_SetCompareValue(HRTIM1, PFC_PHASE_C_TIMER, LL_HRTIM_COMPAREUNIT_1, cmp_c); }

5. BOM关键器件选型分析

6. 调试与验证流程

6.1 分阶段上电验证

1. 控制板单独上电：仅供电3.3 V，验证晶振起振（示波器测PA8/MCO）、Vref输出2900 mV、SWD接口可连接；
2. 半桥板低压测试：输入12 V隔离电源，测量各驱动输出端静态电平，确认无短路（电流<100 mA）；升压至24 V，验证驱动输出幅值与逻辑；
3. 底板信号调理测试：供电12 V，测量TL432基准、隔离运放输出零点（空载时应≈0 V，否则需软件校准）、各采样通道直流偏移；
4. 开环逆变调试：使用低压DC电源（如24 V）作为母线，加载开环SPWM程序，用示波器观测A/B/C三相PWM波形、死区时间、无直通现象；
5. 闭环PFC调试：接入110 VAC，从轻载开始，逐步增加负载，监测输入电流THD、功率因数、母线电压稳定性。

6.2 关键信号测量点

• 驱动信号：在SiC源极与驱动芯片输出端之间测量，验证米勒钳位动作；
• 电流采样：在分流器两端测量差分电压，确认共模抑制比（CMRR）性能；
• 母线电压：在薄膜电容正负极直接测量，避免PCB走线压降；
• HRTIM触发信号：测量HRTIM ADC Trigger 2/3引脚，确认42.525 kHz周期与相位关系。

6.3 常见问题与修复

• PWM信号画反：半桥板GH/GL丝印错误、底板C相CH/CL反接，必须飞线修正，否则上电即炸管；
• 电压采样偏移：高阻分压网络受运放偏置电流影响，软件中对ADC原始值减去固定偏移量（如300 mV）；
• 保护误触发：检查故障信号滤波电容是否缺失，施密特触发器阈值是否合理，硬件关断路径是否畅通。

7. 性能边界与工程约束

• 电压等级：设计为110 VAC系统，严禁接入220 VAC。母线电压理论峰值为110×√2≈155 V，考虑电网波动与整流纹波，设计耐压余量至180 Vdc；
• 功率能力：750 W为持续运行功率，对应每相电流约6.8 A（110 V×6.8 A×3≈2244 VA，PF≈0.33）。更高功率需强化散热与电感选型；
• 温度限制：室温27 °C下，满载10分钟温升≤60 °C，即结温≤87 °C，远低于SiC器件175 °C限值，留有充分安全裕量；
• 安全操作：所有高压测试必须使用隔离示波器探头（如Tektronix THDP0200），严禁任何非隔离测量；上电过程须两人协同，一人操作、一人监护。

该平台的价值不仅在于其实现的功能，更在于其暴露的真实工程挑战：从PCB丝印错误、原理图参数偏差，到高阻网络偏移、驱动电压误标——这些并非设计缺陷，而是电力电子硬件开发中必然经历的“坑”。唯有直面并解决它们，才能真正掌握宽禁带器件应用的底层逻辑。