FL Power V3：超紧凑型数控电源设计解析

1. 项目概述

FL Power V3 是一款面向嵌入式开发与电子实验场景设计的紧凑型数控电源系统。其核心定位在于将高精度可编程电源、USB PD协议分析、多接口功率计量与嵌入式调试功能集成于52×52×16 mm 的超小物理尺寸内，兼顾工程实用性与桌面级便携性。该设计并非传统线性稳压电源的简化复刻，而是基于现代同步升降压控制器与高性能MCU构建的闭环数字电源系统，具备从输入源识别、动态功率分配、宽范围输出调节到实时参数可视化的一体化能力。

项目采用模块化硬件架构：核心控制板（Core V3.0）与功率转换板（Power V3.0）通过双排插针与机械螺柱实现电气与结构双重连接。这种分离式设计在保证信号完整性的同时，显著降低了热耦合风险——功率器件集中于独立PCB，控制逻辑与人机交互电路则置于另一板卡，便于散热管理与故障隔离。整机支持三路独立供电路径：Type-C PD输入（最高20V/4.5A）、XT-30直流输入（5–32V）、4mm香蕉头输入；输出端提供两路功能明确的接口：一路为带PD/PPS协议识别能力的Type-C功率计量口，另一路为0.4–35V/0–5A可调输出的XT-30接口。所有输入均配备反接保护，关键路径配置TVS与自恢复保险丝，体现面向真实工作环境的可靠性设计思维。

与早期版本相比，V3架构实现了三重实质性演进：其一，主控平台由Air32F103升级为雅特立AT32F403ARGT7，Cortex-M4内核、240MHz主频、1MB Flash与96KB RAM的资源组合，为FreeRTOS多任务调度、LVGL图形渲染及USB高速协议栈（CherryUSB）提供了坚实基础；其二，电源控制芯片选用SC8701同步四管Buck-Boost控制器，突破传统BUCK或BOOST拓扑对输入/输出电压关系的约束，使单级转换即可覆盖全范围输出需求；其三，固件架构全面重构，引入CherryDAP实现标准DAPLink调试器功能，CherryUSB支撑虚拟串口（VCP）与大容量U盘升级，彻底摆脱专用烧录工具依赖。这些改进共同指向一个目标：构建一个可深度参与开发流程的“活”电源——它不仅是负载供电设备，更是调试探针、协议分析仪与固件分发节点。

2. 硬件系统架构

2.1 模块划分与互连机制

FL Power V3 的硬件系统严格遵循功能解耦原则，划分为两个物理独立但逻辑紧密协同的子系统：

• 核心控制板（Core V3.0）：4层PCB，承担全部数字逻辑处理、人机交互、协议解析与系统管理任务。板载AT32F403ARGT7主控、FUSB302 PD协议控制器、1.54英寸240×240 TFT LCD、波轮编码器（Rotary Encoder）、两颗轻触按键、双色LED状态指示灯、以及用于固件升级与调试的Micro-USB接口（标为“DEBUG USB”）。该板通过2×10双排插针（间距2.54mm）与功率板建立数据通道，引脚定义涵盖SPI（用于LCD）、I2C（用于部分传感器）、UART（用于PD通信）、GPIO（用于PWM输出与ADC采样）及电源轨（VCC_3V3, GND）。

• 功率转换板（Power V3.0）：2层PCB，专注模拟功率转换与高精度传感。核心器件包括SC8701升降压控制器、配套的MOSFET驱动与功率MOSFET阵列、高精度电流检测放大器（INA219或同类器件）、多路电压分压采样网络、以及输入/输出端口的物理连接器（Type-C母座、XT-30公座、4mm香蕉头端子）。该板通过4颗M2.5螺柱与核心板机械固定，同时利用螺柱本体作为大电流功率回路（GND_PLANE）的低阻抗连接点，有效降低共模噪声并提升热传导效率。

两板间的电气连接采用“信号-电源分离”策略：所有数字信号线（SPI, I2C, UART, GPIO）经由插针传输，而功率地（GND_PLANE）与主电源（VCC_IN）则通过螺柱金属体直接短接。这种设计避免了信号地与功率地在插针上形成共阻抗耦合，是抑制开关电源噪声干扰数字电路的关键措施。值得注意的是，项目文档中多次强调的“U21、U22（核心板）与U21（功率板）为短接位而非穿心电容”，正是为确保螺柱连接的低阻抗通路而设置的物理跳线点，误用为滤波电容将直接导致功率回路开路，造成系统无法工作。

2.2 供电与电源管理电路

系统存在三路潜在供电来源：外部PD电源（DCIN Type-C）、调试USB口（DEBUG USB）、以及功率板输出端反向馈电（理论上存在，但设计中已规避）。核心板内部的电源管理电路负责智能仲裁与无损切换，其原理如图1所示。

+------------------+ +------------------+ | DEBUG USB (5V) | | DCIN (PD Source) | | | | | | 5V ────┬───────┐ | | 5-20V ─── U11 ── VCC1 (3.7V) ── Q5 ── VCC ── U10 ── 3.3V | │ │ | | │ │ | │ └──┼─────┤ EN (GND) │ │ | │ | | │ │ | └─────────┼─────┤ │ │ | | | │ │ | GND ──────────────┴─────┴────────────────┴────────────────┘ +------------------+ +------------------+

图1：核心板电源切换电路逻辑示意图

该电路的核心是两颗低压差线性稳压器（LDO）U11（ME3115AM6G）与U10（ME6211A33M3G-N），以及一颗P沟道MOSFET Q5（如Si2301）。工作逻辑如下：

• 仅DCIN供电时：U11正常工作，输出VCC1≈3.7V。Q5的栅极（G）通过R27接地，源极（S）接VCC1，漏极（D）接VCC总线。此时VGS ≈ -3.7V，Q5完全导通，其导通电阻（Rds(on)）远小于体二极管正向压降，因此VCC1经Q5几乎无损地传递至VCC，再经U10稳压为3.3V。此模式下功耗极低，有利于提高整机效率。

• 仅DEBUG USB供电时：DEBUG USB的GND引脚直接连接至U11的EN（使能）引脚，将其拉低，强制U11关断，VCC1=0V。此时Q5的源极（S）因D3（肖特基二极管）钳位在≈4.4V（5V - 0.6V），而栅极（G）为5V，故VGS = 5V - 4.4V = +0.6V > 0，Q5处于截止状态。VCC总线完全由DEBUG USB的5V经U10稳压提供。

• 双路同时供电时：U11被强制关断，Q5截止，系统自动无缝切换至DEBUG USB供电。此举具有双重工程意义：其一，消除DCIN路径上的Q5体二极管压降与U11自身静态电流，使DEBUG USB供电成为“纯净”的参考源；其二，在进行输入/输出功率计量校准时，可将DEBUG USB作为唯一供电源，彻底规避核心板内部电源转换电路带来的测量误差，确保计量精度。

2.3 升降压电源转换设计

FL Power V3 的输出能力核心在于SC8701芯片的应用。这是一款专为宽输入/输出电压范围设计的同步四开关Buck-Boost控制器，其本质是一个集成驱动的H桥拓扑，通过精确控制四个MOSFET的开关时序，实现输入电压（VIN）与输出电压（VOUT）的任意比例关系（VOUT < VIN, VOUT = VIN, VOUT > VIN）。相较于级联BUCK+BOOST方案，SC8701单芯片方案大幅缩减了PCB面积、元件数量与磁性器件成本，特别适合空间受限的便携设备。

SC8701的典型应用电路包含反馈（FB）网络、PWM调压输入（VSET）、电流检测（CSN/ CSP）与软启动（SS）等关键节点。FL Power V3 的创新之处在于对VSET引脚的深度定制化使用。根据SC8701数据手册，当VSET引脚悬空或接地时，其内部基准决定VOUT = (1/6) × VSET_MAX；当VSET施加0–2.5V模拟电压时，VOUT与VSET呈线性正比关系。项目摒弃了常见的DAC直驱方案（受限于AT32F403内置DAC仅12位分辨率），转而采用“16位PWM + RC低通滤波 + 运放跟随”的高精度模拟电压生成电路（见图2）。

AT32F403 PWM ──┬── R1 ──┬── C1 ──┬── VOUT_DAC │ │ │ R2 R3 │ │ │ │ GND GND └── Ux (OPAmp) ── FB of SC8701

图2：高精度DAC电压生成电路示意（R1/R2/R3/C1构成二阶RC滤波，Ux为单位增益运放）

该电路将16位PWM信号（周期固定，占空比可编程）经两级RC滤波后，得到纹波极低的模拟电压（VOUT_DAC），再经运放缓冲后送入SC8701的FB引脚。其数学关系为：VOUT = VREF × (1 + RUP / RDOWN) × (1 - VOUT_DAC / VREF)其中VREF为系统基准电压（2.5V），RUP与RDOWN为FB分压网络的上、下电阻。通过精确控制VOUT_DAC在0–2.5V范围内变化，即可实现VOUT从理论最小值（VOUT_DAC=2.5V时）到最大值（VOUT_DAC=0V时）的连续、线性、宽范围调节。实测输出范围为0.4V–35V，完美覆盖了从微控制器IO电平测试（3.3V）到运算放大器高压供电（±15V）等典型电子实验需求。

2.4 USB PD协议与功率计量

FL Power V3 集成了完整的USB PD 2.0协议栈，其物理层由FUSB302芯片实现。FUSB302作为USB Type-C端口控制器，负责CC（Configuration Channel）线上的物理层信号收发、PD消息的编码/解码，并通过I2C总线与AT32F403主控通信。当DCIN Type-C口接入PD兼容充电器时，固件通过FUSB302发起“Request”消息，协商获取最高可用电压档位（如20V），从而最大化输入功率，为后续高电压/大电流输出提供能量基础。

功率计量功能依托于两个独立的Type-C接口实现：DCIN口（输入）与Metering口（输出）。两者均串联了高精度、低温漂的分流电阻（Shunt Resistor），并通过INA219（或功能等效的电流/电压检测IC）进行毫伏级电压采样。INA219通过I2C将原始ADC值传给MCU，后者依据校准系数（存储于Flash中）计算出实时电压（V）、电流（I）、功率（P=V×I）及累积能量（E=∫P dt）。UI界面不仅显示数值，还支持以波形图形式呈现V/I/P的瞬态变化，这对于观察LDO启动冲击、开关电源纹波、或电池充放电曲线等场景极具价值。需特别注意：Metering口的电压与DCIN口一致，若DCIN经PD升至20V，则Metering口输出亦为20V，外接设备必须兼容此电压，否则有损坏风险。

3. 软件系统架构

3.1 固件分层与运行时环境

FL Power V3 的软件系统采用清晰的分层架构，以AT32F403ARGT7为硬件平台，构建于FreeRTOS实时操作系统之上，整体结构如图3所示。

+-----------------------------------+ | Application Layer | | - LVGL GUI Framework | ← Task_GUI | - PD Protocol Handler | ← Task_PD | - Power Control & Calibration | ← Task_Sample | - USB CDC ACM (VCP) | ← USB Task | - DAPLink Debug Interface | ← USB Task +-----------------------------------+ | HAL / BSP Layer | | - AT32F403 Standard Peripheral | | Drivers (GPIO, SPI, I2C, ADC) | | - CherryUSB Device Stack | | - CherryDAP Core | +-----------------------------------+ | Hardware Abstraction | | - MCU Core (Cortex-M4) | | - System Clock, NVIC, SysTick | +-----------------------------------+

图3：FL Power V3固件软件架构图

• Bootloader（引导加载程序）：位于Flash起始地址（0x08000000），大小约16KB。其核心功能是实现“拖拽式”固件升级。当系统上电时，若检测到特定按键（如“<”键）被持续按下，则初始化USB Device堆栈，枚举为一个FAT16格式的U盘（卷标“FL POWER”）。用户可将编译好的APP固件（.bin或.hex文件）直接拖入该U盘，Bootloader在后台完成文件校验、Flash擦除与写入。操作完成后，U盘自动卸载，系统复位并跳转至APP入口（0x08004000）。此设计极大简化了固件迭代流程，无需J-Link等专业工具，符合嵌入式产品快速原型验证的需求。

• Application（应用程序）：位于Flash 0x08004000起始处，基于FreeRTOS构建。系统启动后，BSP（Board Support Package）完成所有外设初始化（时钟、GPIO、SPI LCD、I2C传感器、ADC、PWM等），随后创建多个独立任务：

  • Task_Sample：以100ms周期运行，负责采集各路ADC（输入电压、输入电流、输出电压、输出电流、温度）数据，执行数字滤波、量程换算与校准系数补偿，并将结果发布至共享数据结构。
  • Task_GUI：运行LVGL图形库，响应触摸/编码器事件，刷新TFT屏幕。UI由SquareLine Studio生成，采用模块化设计，主界面、参数设置页、波形图页、校准页等相互解耦。
  • Task_PD：独立线程处理FUSB302的I2C通信，解析PD消息，动态更新输入功率状态，并在UI中显示协商电压、电流及PPS（Programmable Power Supply）可调范围。

3.2 USB复合设备实现

V3版本的重大突破是将单一USB接口（DEBUG USB）复用为三种逻辑设备：虚拟串口（CDC ACM）、大容量存储（MSC）、以及调试接口（DAPLink）。这一能力由CherryUSB开源库提供支撑。CherryUSB是一个轻量级、模块化的USB Device协议栈，其设计哲学是“按需编译”，开发者仅链接所需类（Class）的代码，极大节省Flash与RAM资源。

• CDC ACM (Virtual COM Port)：为上位机软件（如项目提供的“上位机助手”）提供透明的串行通信通道。所有设备状态（V/I/P读数、错误码、校准参数）均通过预定义的ASCII协议帧发送，上位机可据此绘制波形、保存日志或执行远程控制。

• MSC (Mass Storage Class)：即前述的Bootloader U盘功能。CherryUSB的MSC类将MCU内部Flash的一部分（0x08004000起始的APP区域）模拟为一个标准的USB闪存盘，文件系统为FAT16，与Windows/macOS/Linux完全兼容。

• DAPLink：由CherryDAP实现，将MCU的SWD调试接口通过USB暴露给主机。连接后，Keil MDK、STM32CubeIDE等主流IDE可直接识别为标准DAPLink调试器，进行在线调试、断点设置、内存查看与固件烧录。这意味着FL Power V3本身就是一个可编程的调试探针，可为其他基于ARM Cortex-M的开发板提供调试服务，极大拓展了其工具链价值。

4. 人机交互与系统校准

4.1 物理交互设计

FL Power V3 的交互逻辑围绕“极简主义”与“模式导向”展开，所有操作均可通过三个物理部件完成：一颗波轮编码器（Rotary Encoder）、一颗右功能键（Right Key）与一颗左功能键（Left Key，标为“<”）。

• 波轮编码器：具备旋转（A/B相脉冲）与按压（Switch）双重功能。在主界面，旋转用于在菜单项间聚焦移动；按压则进入所选菜单的编辑/确认模式。在参数设置页，旋转直接修改数值（如目标电压），按压确认修改并返回上一级。其机械结构与电气特性（如消抖处理、脉冲计数算法）均在bsp_encoder.c中实现，确保操作手感顺滑、响应精准。

• 右功能键：定义为“页面导航键”。在任意界面短按，循环切换UI视图（如主界面→波形图→校准页→设置页）；长按（>1.5秒）则强制返回主菜单，提供快速退出当前操作流的逃生通道。此设计避免了深层菜单的迷失，符合桌面仪器“一键回归”的人机工程学原则。

• 左功能键（“<”）：专用于触发Bootloader升级模式。上电时按住此键，系统不运行APP，而是直接进入U盘升级状态。其硬件连接经过RC滤波与软件消抖，确保状态检测的鲁棒性。

4.2 校准流程与精度保障

任何高精度测量设备的核心挑战在于校准。FL Power V3 的校准体系覆盖了从模拟前端到数字处理的全链路，其流程需借助PC端上位机软件完成。

校准对象包括：

• 输入电压通道（Vin）：使用高精度万用表（如Keysight 34465A）测量DCIN口实际电压，上位机输入该值，MCU计算并存储Vin_Cal_Gain与Vin_Cal_Offset。
• 输入电流通道（Iin）：在DCIN回路中串入标准电流源（或高精度分流器+万用表），记录实测电流值，校准Iin_Cal_Gain。
• 输出电压通道（Vout）：在XT-30输出端空载状态下，用万用表测量实际输出，校准Vout_Cal_Gain。
• 输出电流通道（Iout）：在XT-30输出端接入精密可调电子负载，设定恒流模式，记录实测电流，校准Iout_Cal_Gain。

所有校准系数以32位浮点数形式存储于Flash的专用扇区（非APP代码区），APP启动时自动加载。校准后的系统，在0.4–35V/0–5A全量程内，电压精度优于±0.5% + 10mV，电流精度优于±1% + 5mA，满足绝大多数电子实验室的测量需求。项目文档中反复强调“烧入固件后必须连接PC导入校准系数”，正是源于此——未校准的ADC原始读数仅具相对意义，无法作为可信的工程数据。

5. 结构设计与组装要点

5.1 外壳选型与热管理

FL Power V3 提供两种外壳方案，其设计哲学截然不同，服务于不同用户群体：

• 3D打印尼龙外壳：成本低廉，结构为“中框+底板+亚克力面板”三件式。中框容纳PCB与按键，底板直接贴合功率板背面的MOSFET散热片。设计要求在MOSFET与底板接触面涂抹导热硅脂，并建议底板采用金属材料（如铝板）以增强散热。其优势在于快速迭代与低成本，适合个人开发者与教育场景；劣势在于尼龙材质的刚性与长期耐热性略逊于金属。

• CNC铝合金外壳：一体成型，质感优异，散热性能卓越。其设计难点在于GND连接——外壳必须与PCB的功率地（GND_PLANE）可靠连接，否则会成为电磁干扰（EMI）的辐射源。项目文档特别警示“外壳的接GND上要注意！”，意指在装配时，必须确保外壳与PCB上指定的GND焊盘（通常为大面积铺铜区）通过导电垫片或螺丝直接接触，形成低阻抗射频接地路径。

无论何种外壳，装配时均需注意：功率板背面的插件元件（如电解电容、电感）引脚必须剪至最低高度，防止与外壳内壁接触导致短路。这是硬件组装中最易被忽视却后果最严重的细节之一。

5.2 关键BOM器件选型依据

下表列出了FL Power V3 中几项关键器件的选型逻辑，体现了工程师在性能、成本、供货与设计复杂度间的权衡：

该BOM清单并非随意堆砌，每一项选择都直指项目核心诉求：在严苛的尺寸约束下，以可控的成本，交付一个功能完整、性能可靠、易于维护与扩展的工程级电源工具。