1. 斩波技术：把讨厌的低频噪声“搬走”的魔法
大家好，我是老张，在模拟电路和ADC设计这个坑里摸爬滚打了十几年。今天想和大家聊聊一个在追求极致精度时绕不开的话题——斩波技术。尤其是在做高精度测量、传感器信号调理，或者玩Δ-Σ ADC的时候，你总会遇到一个烦人的家伙：1/f噪声，也叫闪烁噪声。这玩意儿在低频段特别“嚣张”，能量很大，直接影响了我们系统的直流精度和低频信号的信噪比。
简单来说，斩波技术就是一种“乾坤大挪移”。它用一种非常巧妙的方式，把原本集中在低频的噪声（比如1/f噪声和失调电压）给“搬”到高频去。搬走之后，我们再用一个简单的低通滤波器，就能把这些高频噪声轻松滤掉，只留下我们想要的干净信号。这听起来是不是有点像变魔术？没错，它的核心思想就是调制与解调。
想象一下，你有一个非常珍贵的古董花瓶（代表我们的低频有用信号），但它被一堆灰尘（代表低频噪声）覆盖了。直接擦拭很容易伤到花瓶。斩波技术的做法是：先把花瓶和灰尘一起小心翼翼地装进一个特制的、高速旋转的盒子（调制过程）。在旋转过程中，灰尘因为附着不牢，被甩到了盒子的外缘（搬移到高频），而花瓶稳稳地待在中心。然后我们停止旋转，打开盒子，只取出中心的花瓶（解调并滤波），灰尘就被留在了盒子里被丢弃了。
在实际电路中，这个“旋转的盒子”就是由一对高速切换的模拟开关（我们称之为斩波开关）实现的。开关由一组互补的时钟信号（Φ1和Φ2）控制，以远高于噪声特征频率的速度进行切换。信号通路被周期性地反转，从而实现了对信号和噪声的不同处理。接下来，我们就深入看看，噪声在这个过程中到底经历了什么。
2. 斩波运放噪声的两种经典理解视角
理解斩波如何消除噪声，有两个非常直观且互补的视角。我自己在带新人时也常用这两个比喻，能帮助大家快速建立直觉。
2.1 视角一：噪声在调制“派对”中迟到了一次
这是从信号流程来看的经典理解。我们来看一个简化的斩波运放模型：信号从输入端进入，先经过第一组斩波开关（调制器），然后进入运放放大，再经过第二组斩波开关（解调器）恢复，最后输出。
关键点来了：我们想要的有用信号（通常是低频或直流信号），完整地经历了“调制->放大->解调”的全过程。调制时把它搬到高频，解调时又把它完好地搬回低频。所以信号“毫发无伤”。
但噪声呢？这里主要指运放内部产生的噪声，比如1/f噪声和热噪声。这些噪声是在运放内部产生的，它们“诞生”在调制点之后！也就是说，当噪声产生时，信号的调制已经完成了。因此，噪声只经历了“放大->解调”这个过程，它少经历了一次调制。
结果就是：低频的噪声（比如1/f噪声）经过解调器时，被搬移到了斩波频率及其奇数次谐波附近的高频区域。而我们的有用信号被恢复到了基带。这样一来，信号和噪声在频域上就被分开了。我们只需要在输出端加一个截止频率低于斩波频率的低通滤波器，就能像用筛子筛沙子一样，把高频的噪声滤掉，留下纯净的低频信号。
我画个简单的时序图大家可能更清楚：
时钟Φ1: 高电平期间，开关使信号通路为正相。 时钟Φ2: 高电平期间，开关使信号通路为反相。 信号路径： Vin -> [调制器(Φ1/Φ2)] -> 运放（+噪声）-> [解调器(Φ1/Φ2)] -> Vout。噪声在运放处加入，它只看到解调器在动作，因此被调制到了高频。这种理解方式非常直接地解释了为什么噪声会被“搬走”。
2.2 视角二：输入噪声的“正反叠加抵消术”
第一种视角主要针对运放内部噪声。那么，如果噪声是伴随着输入信号一起进来的呢？比如传感器本身的噪声、导线引入的干扰等。斩波技术同样能处理，这就是第二种理解视角：利用斩波开关的周期性反转，实现输入噪声的自抵消。
我们考虑一个最简单的情况：输入端的直流失调电压（也是一种低频“噪声”）。假设在时钟相位Φ1期间，输入信号Vin（假设为正值）通过开关连接到运放的正相输入端。此时，输入端的失调电压Vos也以正向叠加在信号上。那么运放“看到”的输入是Vin + Vos。
到了时钟相位Φ2，斩波开关动作，输入信号Vin被连接到运放的反相输入端。注意，信号的极性在运放输入端被反转了。但是，那个讨厌的失调电压Vos呢？它作为输入端固有的偏差，其极性并不会因为外部开关连接方式而改变。因此，在Φ2相位，运放“看到”的输入变成了-Vin + Vos。
重点来了！经过运放放大后，这两个相位的输出分别是：
- Φ1输出：
A * (Vin + Vos) - Φ2输出：
A * (-Vin + Vos)
如果我们后续对输出进行平均处理（或者通过低通滤波器，其本质就是求一段时间内的平均值），那么：平均输出 = [A*(Vin+Vos) + A*(-Vin+Vos)] / 2 = A*Vos
看，信号Vin在平均过程中被抵消了？不对，这里需要注意，在实际系统中，解调器会在输出端再次对信号进行同步反转，从而恢复Vin。而失调电压Vos在经过平均后依然存在。但是，斩波技术的高明之处在于，这个残留的Vos是作为一个高频交流分量存在的。
因为Vos在Φ1和Φ2期间被以不同的符号处理，在输出端，它表现为一个频率为斩波频率的方波。这样一来，它就从直流（或极低频）的“静态”误差，变成了一个高频的“动态”误差。对付一个高频交流误差就容易多了，一个简单的低通滤波器就能把它滤得干干净净。最终，无论是运放内部的噪声，还是输入端的失调，都被有效地抑制了。
3. 一个不容忽视的现象：斩波运放的增益滑落
在实际用斩波运放时，很多工程师朋友都踩过这个坑：测出来的电路直流增益，比运放数据手册上标称的开环增益要低！而且斩波频率越高，增益“损失”似乎越明显。这不是你的错觉，也不是芯片坏了，而是斩波技术本身带来的一个固有现象——增益滑落。
3.1 从能量角度看根本原因
最本质的原因，要从能量的角度来理解。斩波开关不是理想器件，控制它们的时钟信号clk也不是无限陡峭的理想方波。当这个时钟信号通过运放有限的带宽时，其高频分量会被衰减，导致时钟边沿变得“圆滑”。
这意味着什么？意味着调制和解调的动作不再是瞬间完成的、完美的极性反转。在开关切换的短暂瞬间，信号通路处于一种“不确定”的中间状态，部分信号能量在这个过程中被损耗掉了。
你可以想象一个完美的、幅度为1的方波，经过一个带宽有限的系统后，会变成一个边沿缓慢变化的近似方波，其顶部可能还有起伏。这个波形所包含的能量，比原始理想方波的能量要少。在斩波系统中，信号经历了两次这样的过程（一次调制，一次解调），每次都会损失能量。
从数学上可以推导，经过一个单极点系统（模拟运放的简化模型）后，理想方波的能量会衰减到原来的8/π² ≈ 0.81倍。也就是说，仅仅从能量传递的角度，增益就已经只剩下大约80%了。这就是增益滑落的根本物理原因：有限带宽对调制时钟的滤波效应导致了信号能量的不可逆损耗。
3.2 从环路增益看直接电路原因
落实到具体电路上，我们可以分析一个典型的斩波稳零运放结构。其中有两个关键节点N1和N2，通常是解调点或相关节点。这两个节点的带宽需要设计得足够宽，以确保斩波频率附近的信号能顺利通过。
问题往往出在第一级放大器A1上。为了获得高带宽和低噪声，A1通常采用跨导放大器（OTA）结构，其增益A1 = gm1 / gm5（假设是共源极加主动负载的结构）。这个增益通常不会很高，可能只有几倍到几十倍。第二级可能是共栅级或其它增益级，但整体开环增益相对于传统运放来说并不算大。
当斩波频率提升时，对A1的带宽要求急剧增加。如果A1的带宽不足，那么在斩波频率处，其增益已经开始下降。这直接导致了整个运放在执行斩波功能时的“有效环路增益”下降。表现出来就是，你测量到的低频增益（经过斩波稳定后的增益）比运放自身的直流开环增益要低。
这里我分享一个调试经验：当你发现斩波运放增益不达标时，别急着换芯片。首先检查：
- 斩波频率是否过高：试着降低斩波时钟频率，看看增益是否回升。如果显著回升，说明A1带宽是瓶颈。
- 第一级偏置电流：适当增加A1输入对管（gm1）的偏置电流，可以提高其跨导gm和带宽，但代价是功耗和噪声可能增加。
- 补偿电容：检查米勒补偿电容是否过大。过大的补偿电容会限制带宽。在斩波运放中，输出级的RC滤波特性常常由米勒补偿电容和输出阻抗自然形成，可能不再需要额外的低通滤波电容。
关于原始资料中提到的“M3不在信号流上，利用动态元器件匹配技术”，这里稍作展开。这是一种更高级的技术，用于消除由于晶体管失配引起的系统失调。其思想是让多个晶体管（如差分对的负载管）轮流工作，通过平均化它们之间的失配误差，使失配表现为一个高频噪声，进而被斩波和滤波消除。这属于斩波技术的“搭档”，共同将精度推向极限。
4. 为什么Δ-Σ ADC尤其需要在第一级OTA进行斩波？
现在我们进入实战场景，聊聊斩波技术在Δ-Σ ADC中的应用。这是高精度数据转换领域的标配技术。很多初学者会问：ADC内部不是有数字滤波器吗？不能在后端用数字算法把噪声滤掉吗？为什么非要费劲在模拟前端，尤其是第一级运算跨导放大器（OTA）就做斩波呢？
4.1 Δ-Σ ADC的噪声困境
Δ-Σ ADC以其极高的分辨率和出色的噪声整形能力著称。它的原理是通过过采样和噪声整形，将量化噪声推到高频，然后通过数字滤波器滤除。但是，请注意，它主要对付的是量化噪声。对于模拟前端引入的电路固有噪声，如1/f噪声和热噪声，Δ-Σ调制器本身的处理能力是有限的。
更关键的是，Δ-Σ调制器是一个非线性系统（因为有1位或多位量化器）。如果直接将带有大量低频1/f噪声的信号送入调制器，这些噪声会被调制器以复杂的方式处理，并可能折叠到基带内，污染我们想要的信号频段。数字滤波器在后端对此无能为力，因为它无法区分信号和已经混入基带的电路噪声。
这就好比一个精细的净水系统（数字滤波器），可以过滤掉水中的大颗粒杂质（高频量化噪声）。但如果源头的水本身就含有溶解的盐分（低频电路噪声），净水系统是去除不掉的。必须在进水之前，就用反渗透膜（斩波技术）先把盐分去掉。
4.2 “预先处理”是唯一解
因此，在Δ-Σ ADC中，必须在模拟信号进行数字化之前，就将最致命的低频噪声处理掉。这个任务自然落在了整个信号链的第一级增益级——通常是调制器中的第一级OTA。
把斩波放在第一级OTA有三大好处：
- 最大化噪声抑制：第一级OTA产生的噪声会被后续所有级放大。在这里抑制噪声，效益最高。如果噪声进入了后续积分器或量化器，再想消除就难了。
- 防止噪声折叠：在OTA内部进行斩波，将1/f噪声搬移到高频，确保进入Δ-Σ调制器核心（采样/积分/量化环路）的模拟信号已经是“纯净”的低频信号。这样，调制器的噪声整形功能才能完全作用于量化噪声，而不是浪费在对付电路噪声上。
- 降低对后续电路的要求：由于主要的低频噪声和失调已被前置斩波OTA消除，后续积分器、比较器等电路的设计可以更专注于实现其他性能指标，如速度、线性度，而不用过分纠结于自身的低频噪声性能，降低了整体设计难度。
4.3 实际设计中的考量与陷阱
在实际设计一个带斩波稳零的Δ-Σ ADC前端时，有几个参数需要仔细权衡：
斩波频率的选择：这是一个关键折衷。斩波频率必须远高于1/f噪声的拐角频率（通常为几百Hz到几kHz），才能有效将其搬移。但同时，它必须远低于Δ-Σ ADC的采样频率（通常为过采样频率）的一半，以避免斩波产生的噪声边带落入信号带宽。通常，斩波频率设在几十kHz到几百kHz之间。我个人的经验是，先确定信号带宽和1/f噪声拐角，然后选择斩波频率为拐角频率的10倍以上，同时确保其低于采样频率的1/10。
开关非理想性的影响：斩波开关不是理想的。它们有导通电阻（Ron），会引入热噪声；有关断寄生电容，会引起电荷注入和时钟馈通。这些非理想效应会引入额外的噪声和失调，其本身也是频率的函数。在设计时，需要仿真开关尺寸（W/L）与导通电阻、寄生电容的折衷，并优化时钟信号的上升/下降时间，以最小化电荷注入效应。
电源与衬底噪声的抑制：斩波技术对电源和衬底上的低频噪声也有一定的抑制能力，因为这类噪声在某种程度上也可以被调制到高频。但高频的电源噪声可能会直接耦合进来。因此，一个带有斩波前端的Δ-Σ ADC，仍然需要非常干净、纹波小的电源和良好的版图隔离。
在我做过的一个24位Δ-Σ ADC项目中，最初没有使用斩波，在低频段（<10Hz）的噪声谱密度比理论值高了近20dB。后来在第一级积分器的OTA加入斩波后，低频噪声被明显压制，整体有效位数（ENOB）提升了将近2位。这个提升对于精密测量应用来说是决定性的。当然，代价是功耗略有增加，并且需要精心布局斩波时钟走线，避免其干扰敏感的模拟信号。
斩波技术，就像一位沉默的精密工匠，在信号进入数字世界的大门之前，用其独特的“调制与抵消”手法，默默拂去附着在模拟信号上的尘埃与瑕疵。理解它的两种视角，认清增益滑落的本质，并掌握其在Δ-Σ ADC中前置应用的必要性，是每一位从事高精度模拟电路设计工程师的必修课。希望我今天的分享，能帮你更从容地应对下一次与噪声的较量。
